JP 405275611 A OCT 1993

(54) MULTICHIP MODULE

(11) 5-275611 (A) (43) 22.10.1993 (19) JP (21) Appl. No. 4-74085 (22) 30.3.1992


(71) NEC CORP (72) HIROMORI TOBASE

(51) Int. CIs. H01L25/065.H01L25/07.H01L25/18.H01L21/60

PURPOSE: To improve mounting density, to shorten the line length of an electric wiring, to cut down the period of propagation of a signal, and to accomplish

high-speed operation of a multichip.

CONSTITUTION: In a multichip module which is formed by housing a plurality of semiconductor chips 4 and electrically connected to an electrically insulated substrate 1 having prescribed electric wiring pattern 2, a multistage-formed recessed part is formed on the electrically insulted a substrate 1, and each semiconductor chip 4 are housed in the recessed part in such a manner that they are separated with each other in vertical direction.



5: cap. 7: sealing material

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-275611

(43)公開日 平成5年(1993)10月22日


(51) Int.Cl.* H 0 1 L 25/065 25/07	識別記号 庁内整理番号	F.[技術表示箇所
25/18 21/60	3 1 1 S 6918-4M	H01L 25/08 Z 審査請求 未請求 請求項の数2(全 4 頁)
(21)出願番号	持願平4 -74085	(71)出願人 000004237 日本電気株式会社
(22) 出願日	平成4年(1992)3月30日	東京都港区芝五丁目7番1号 (72)発明者 鳥羽瀬 浩守 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 弁理士 後藤 洋介 (外2名)

(54) 【発明の名称】 マルチチップモジュール

(57)【要約】

【目的】 フリップチップ接続等のマルチチップモジュールにおいて、実装密度の向上および電気配線の線路長を短くし信号の伝播時間を短縮化し、マルチチップの高速動作化を図る。

【構成】 複数の半導体チップ4を収納し、前記半導体チップがバンプ3により所定の電気配線パターン2を有する電気絶縁基板1に電気的に接続されてなるマルチチップモジュールにおいて、前記電気絶縁基板1に多段式凹部を形成し、各半導体チップ4を該凹部に上下方向に相互に離間して収容する。



【特許請求の範囲】

【請求項1】 複数の半導体チップを収納し、前記半導 体チップがバンプにより所定の電気配線パターンを有す る電気絶縁基板に電気的に接続されてなるマルチチップ モジュールにおいて、前記電気絶縁基板には多段式凹部 が形成されており、かつ、前記各半導体チップが該凹部 に上下方向に相互に離間して収容されていることを特徴 とするマルチチップモジュール。

【請求項2】 前記電気絶縁基板に形成された凹部内に おいて、水平方向に単段および・または復段の凹部が複 10 数形成されて多段式凹部を形成し、これらの凹部に前記 半導体チップが収容されていることを特徴とする請求項 1に記載のマルチチップモジュール。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に 複数の半導体チップが、収納されるマルチチップモジュ ールの構造に関する。

[0002]

【従来の技術】従来のマルチチップモジュールは第5図 20 の断面図に示すように、複数の半導体チップ4が電気配 線パターン(図示せず)を有する電気絶縁基板の同一面 上に収納されており、前記電気絶縁基板しと前記半導体 チップ4とは、金属細線10によって電気的に接続さ れ、前記電気絶縁基板1の電気配線パターンは、外部リ ード6によって電気的に接続されている。

【0003】この従来構造で例えば、CPU (Cent ral Processing Unit) 1個, FP U (Floting Processing Uni t) 1個. BIU (Buth Interface U 30 n i t) 1個。キャッシュメモリ6個の合計9個の半導 体チップで構成されるマルチチップモジュールであれ ば、電気絶縁基板の大きさは、約85mm角となる。

[0004]

【発明が解決しようとする課題】ところで、この従来の マルチチップモジュールでは、半導体チップ4が電気絶 **録基板1の同一面のみに収納されているため、半導体チ** ップの収納数が増えると電気絶縁基板の大きさも大きく ならざるを得ない。従って電気配線の線路長が長くた る。

【0005】このように、電気配線の線路長が長くなる と、配線の持つキャバシタンスが大きくなり、信号の伝 播遅延時間が大きくなる。このため、マルチチップモジ ュールを高速動作させようとした場合、1つのクロック の時間内に信号が戻らなくなり、マルチチップモジュー ルが高速動作しなくなるといった問題があった。

【0006】この問題は、非常に大きな問題であり、高 速動作すればするほど信号の処理スピードが上がるのに 対し、高速動作ができないという問題があった。

みて提案されたもので、フリップチップ接続等のマルチ チップモジュールにおいて、実装密度の向上および電気 配練の練路長を短くし、上記従来技術の欠点を除去する ことを目的とする。

[0008]

【課題を解決するための手段】本発明によれば、複数の 半導体チップを収納し、前記半導体チップがパンプによ り所定の電気配線パターンを有する電気絶縁基板に電気 的に接続されてなるマルチチップモジュールにおいて、 前記電気絶縁基板には多段式凹部が形成されており、か つ、前記各半導体チップが該凹部に上下方向に相互に難 間して収容されていることを特徴とするマルチチップモ ジュールが得られる。

[0009]

【実施例】まず、本発明の第1実施例のマルチチップモ ジュールについて説明する。図1に示すように、半導体 チップ4は、電気配線パターン2を有する電気絶縁基板 1に設けられた多段の凹部にそれぞれ離間並行に上下方 向多段式に収容されている。そして半導体チップ4を截 置する段部にはパンプ3が形成されている。各半導体チ ップ4はこのパンプ3上に截置されており、電気配線パ ターン2にて、任意の半導体チップ同士、あるいは、外 部リード6と接続されている。

【0010】この場合、半導体チップ4として、チップ コンデンサ等の搭載も可能である。なお、図中5はキャ ップ、7は封止材である。

【0011】次に、本発明の第2事施例のマルチチップ モジュールについて説明する。第2実施例のマルチチッ プモジュールは図2に示すように、水平方向にも半導体 チップ4を並列させるように凹部の半導体チップ載置部 を形成しておくものである。なお、このような縦方向の みではなく横方向への半導体チップ4の配置や数は図示 のものに限定されるものでないことはいうまでもない。

【0012】第1実施例の半導体チップ4の配置によれ ば、上方に行くにしたがって半導体チップの大きさが大 きくならざるを得ず、同じ大きさの半導体チップ4を同 一基板に配置することができなかったが、この第2実施 例の配置にすることにより、搭載される半導体チップ4 の大きさ多種多様であっても対応させることが可能とな 40 る。

【0013】次に、本発明のマルチチップモジュールに ヒートシンクを取り付ける場合について説明する。図3 は第1実施例のマルチチップモジュールにヒートシンク 9を取り付けた場合の断面図である。ヒートシンク9を 発熱性の高い半導体チップを最上部に接続し、前記半導 体チップとヒートシンク9を高熱伝導性接着材8を介し て接着したものである。

【0014】図4は、本発明の第2実施例のマルチチッ プモジュールにヒートシンク9を取り付けた場合の断面 【0~0~0~7】この発明はこのような従来技術の課題に鑑-50 図である。発熱性の高い半導体チップを複数収納する場

的复数形式海绵

合、本実施例のように電気絶縁基板の凹部の最上部に前 記複数の半導体チップを接続することで、複数の半導体 チップにヒートシンクを接着可能となる。

【0015】なお、上記電気絶縁基板1の材料として は、アルミナ基板及びガラスエポキシ基板等が従来より 用いられているが、フリップチップ実装の信頼性から考 えると半導体チップと熱膨張率の整合のとれたイピデン (株) より市販されているセラコム基板という商品名の 基板を用いるのが適切である。

【0016】セラコム基板においてのフリップチップ実 10 た場合の断面図である。 装評価実績として、125℃~-65℃の温度サイクル 試験にて1000サイクルで断線の発生なしという結果 が得られている。

【0017】上記本発明の各実施例によれば、従来技術 で電気絶縁基板の大きさが約85mm角必要であるもの を、約50mm角程度まで小さくすることが可能であ る.

[0018]

【発明の効果】以上説明したように本発明は、電気配線 パターンを有する電気絶縁基板に設けられた多段の凹部 20 に半導体チップを離間並行して縦方向に収容して接続す ることで、搭載される半導体チップの大きさや数による 制限を受けることなく、電気絶縁基板を小さくすること

ができ、実装密度の向上および電気配線の線路長を短く して信号伝播遅延時間を短くでき、マルチチップモジュ ールの高速動作を可能ならしめるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1実施例を示す断面図である。

【図2】本発明の第2実施例を示す断面図である。

【図3】本発明の第1実施例にヒートシンクを取り付け た場合の断面図である。


【図4】本発明の第2実施例にヒートシンクを取り付け

【図 5】 従来のヒートシンク付マルチチップモジュール を示す断面図である。


【符号の説明】

- 1 電気絶縁基板
- 2 電気配線パターン
- 3 パンプ
- 4 半導体チップ
- 5 キャップ
- 6 外部リード
- 7 封止材
 - 8 高熱伝導性接着材
 - 9 ヒートシンク
 - 10 金属細線


[図1]




【図2】



【図3】




[図4]



and the second of the second o

The control of the second

(D) 5



2